PAT-NO:

JP408220506A

DOCUMENT-IDENTIFIER:

JP 08220506 A

LIQUID CRYSTAL DISPLAY

PUBN-DATE:

August 30, 1996

INVENTOR-INFORMATION:

NAME

JINNO, MASASHI

ASSIGNEE-INFORMATION:

NAME

SANYO ELECTRIC CO LTD

COUNTRY

N/A

APPL-NO:

JP07031045

APPL-DATE:

February 20, 1995

INT-CL (IPC): G02F001/133, G02F001/136, G09G003/36,

H01L029/786

, H01L021/336

ABSTRACT:

PURPOSE: To prevent action inferiority caused by deterioration peculiar to elements so as to improve reliability, while suppressing the lowering of the drive capacity and increase in formation area of transistors by adopting a high-voltage-resistant structure for only the transistors whose deterioration are increased by load applied thereto according to a waveform of an applied signal voltage.

CONSTITUTION: In a period occupied almost all operation period, voltage is in the applied state, while n-chTFT 11, 31 are off and

large load is applied thereto so as to be easily deteriorated. On the other hand, such a period that bias voltage is applied to n-chTFT 12, 21 in their off states, is occupied only one several millionth of all the operation period. The load applied to the nchTFT 11, 31 is extremely large so that they are in more easily deteriorated states compared with the other elements. Therefore, the adoption of LDD structure for only these TFT 11, 31 can suppress the lowering of the drive capacity and enlargement of element formation area at minimum, while efficiently improving voltage resistance of the whole shift resistor part.

COPYRIGHT: (C) 1996, JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-220506

(43)公開日 平成8年(1996)8月30日


<u></u>	(51) Int.Cl. ⁶		設別記号	厅内整理番号	FI				技術表示箇所		<u> </u>	· · · · · · · · · · · · · · · · · · ·
	G02F	1/133	505	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	G 0 2 F	1/133	505	•	- THE POPULATION			
		1/136	500			1/136	500					
	G 0 9 G	3/36			G09G	3/36						
	H01L				H01L		612 1	В				
		21/336					616	A				
					審查請	求 未請求	請求項の数7	OL	(全 13 頁)			
	(21)出顧番号	}	特顧平7-31045		(71)出度					•••		
	(22)・山崎 ロー		– ₩ ਛੋ: 7:4ਵ /1005\ -9-	H20 II			操株式会社 ADBOKE + AD	o ⊤ □-ı	C·番·C·耳———			
—————————————————————————————————————			─ 平成7[·]年(1995) ⁻ 2 ⁻	大阪府守口市京阪本通2丁目5番5号 (72)発明者 神野 優志 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内								
					(74)代理	人,弁理士			,			
											-	

(54) 【発明の名称】 液晶表示装置

(57)【要約】

【目的】 p-SiTFTを用いた駆動回路内蔵型液晶表示装置において、表示品位とLCDモジュールの小型化を妨げることなく信頼性を向上する。

【構成】 ドライバーを構成するTFTのうち、負荷の大きいn-chTFT(11)のみをLDD構造とする。これにより、駆動回路部全体の信頼性が向上し、かつ、LD部の介在部が最少となるため、駆動能力の低下が抑えられるとともに、素子形成面積の増大が抑えられる。



1

【特許請求の範囲】

【請求項1】 基板上に互いに交差して配置されたゲー トライン群とドレインライン群、これらの各交差部に形 成されたスイッチ素子群、及び、前記ゲートライン及び ドレインラインへ信号電圧を印加する駆動回路部を有す る液晶表示装置において、ニューニーニーニー

前記スイッチ素子群及び前記駆動回路部は、複数の多結 晶シリコン薄膜トランジスタにより構成され、このうち OFF中にバイアス電圧が印加される期間が印加されな が、高耐圧の構造に形成されていることを特徴とする液 晶表示装置。

【請求項2】 前記駆動回路部はシフトレジスタ部を含 み、前記シフトレジスタの各段は、第1のクロックドイ ンバータ、及び、第2のクロックドインバータとインバ ---タからなるラ-ッ-チ回路により構成され、-前記第1及び -第2のクロックドインバータは、Lレベル出力側の前記 多結晶シリコン薄膜トランジスタが、クロックにより前 記しレベル出力を制御する前記多結晶シリコン薄膜トラ ンジスタよりも高耐圧の構造に形成されていることを特 20 徴とする請求項1記載の液晶表示装置。

【請求項3】 前記高耐圧の構造は、高濃度にドーピン グされたソース領域及びドレイン領域の相対向する側に 接する少なくともいずれか一方において、ノンドープの チャンネル領域との間に低濃度にドーピングされたLD 領域が介在されていることを特徴とする請求項2記載の 液晶表示装置。

【請求項4】 前記LD領域は、前記ドレイン領域と前 記チャンネル領域の間に介在され、かつ、前記第1及び 第2のクロックドインバータの出力端は、前記ドレイン 30 領域に接続されていることを特徴とする請求項3記載の **妆品表示装** 直。

【請求項5】 前記駆動回路部は、前記シフトレジスタ の隣接する各段の出力の論理積をとるためのNAND回 路部を含み、前記NAND回路のLレベル出力側の前記 多結晶シリコン薄膜トランジスタは、前記NAND回路 のGROUND入力側の前記多結晶シリコン薄膜トラン ジスタよりも高耐圧の構造に形成されていることを特徴 とする請求項2記載の液晶表示装置。

【請求項6】 前記高耐圧の構造は、高濃度にドーピン 40 グされたソース領域及びドレイン領域の相対向する側に 接する少なくともいずれか一方において、ノンドープの チャンネル領域との間に低濃度にドーピングされたLD 領域が介在されていることを特徴とする請求項5記載の 液晶表示装置。

【請求項7】 前記LD領域は、前記ドレイン領域と前 記チャンネル領域の間に介在され、かつ、前記NAND 回路の出力端は前記ドレイン領域に接続されていること を特徴とする請求項6記載の液晶表示装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、液晶表示装置(LC D: Liquid Crystal Display) に関し、特に、駆動回路 部を表示画素部と同様に基板上に一体形成した、駆動回 路内蔵型LCDに関する。

2

[0002]---

【従来の技術】LCDは小型、薄型、低消費電力などの 利点があり、OA機器、AV機器などの分野で実用化が 進んでいる。特に、スイッチング素子として、薄膜トラ い期間よりも長い前記多結晶シリコン薄膜トランジスタ 10 ンジスタ(TFT:Thin Film Transistor)を用いたア クティブマトリクス型は、原理的にデューティ比100 %のスタティック駆動をマルチプレクス的に行うことが でき、大画面、高精細な動画ディスプレイに使用されて いる。

> 【0003】アクティブマトリクスLCDは、マトリク -ス状に配置された表示電極にTF-Tを接続形成した基板 (TFF基板)と共通電極を有する基板(対向基板) が、液晶を挟んで貼り合わされて構成されている。表示 電極と共通電極の対向部分は液晶を誘電層とした画素容 量となっており、TFTにより選択された電圧が印加さ れる。液晶は電気光学的に異方性を有しており、画素容 量により形成された電界の強度に対応して光を変調す

> 【0004】近年、TFTのチャンネル層としてp-S i を用いることによって、マトリクス画素部と周辺駆動 回路部を同一基板上に形成した駆動回路内蔵型のLCD が開発されている。一般に、p-Siはa-Siに比べ て移動度が高く、また、ゲートセルフアライン構造によ る微細化、寄生容量の縮小による高速化が達成され、n - chTFTとp-chTFTの相補構造を形成するこ とにより、高速駆動回路を構成することができる。この ように、駆動回路部をマトリクス画素部と一体形成する ことにより、製造コストの削減、LCDモジュールの小 型化が実現される。

【0005】図14にこのようなLCDの構成を示す。 中央部の点線で囲まれた部分はマトリクス画素部であ り、TFTのON/OFFを制御するゲートライン(G 1~Gm)と画素信号用のドレインライン(D1~D n)が交差して配置されている。各交点にはTFTとこ れに接続する表示電極(いずれも不図示)が形成されて いる。画素部の左右にはゲートライン(G1~Gm)を 選択するゲートドライバー(GD)が配置され、画素部 の上下には、映像信号をサンプリングしてホールドし、 ゲートドライバ (GD) の走査に同期して各ドレインラ イン (D1~Dn) に画素信号電圧を印加するドレイン ドライバー(DD)が配置されている。これらのドライ バー (GD, DD) は主としてシフトレジスタからな り、これは、p-SiTFTのn-chとp-chの相 補構造により構成されている。

【0006】図15に、このようなp-SiTFTの構 50

造を示す。高耐熱性の石英ガラスなどの基板(100) 上に、600℃程度の常圧CVDによりp-Si(10 1) が形成され島状にパターニングされている。p-Si (101)上には、SiO2などのゲート絶縁膜 (1 02)が被覆されている。ゲート絶縁膜(102)上に は、常圧CVDにより成膜したp-Siをn型に高濃度 にドーピングして低抵抗化し、これをパターニングして 得られたゲート電極(103)がある。ゲート電極(1 03)上には、製造時に他の導電型の不純物の注入を阻 止する絶縁膜が積層され注入ストッパー(104)が設 10 けられている。また、p-Si(101)は、ゲート電 極(103)をマスクとしたセルフアライン構造で、n 型あるいはp型にドーピングされたソース・ドレイン領 域(101S, 101D)と、ノンドープのチャンネル 領域(101N)が形成されている。全面にはSiNX 「などの層間絶縁膜(「1-0-5-)」が被覆され、「層間絶縁膜-(105)上には、A1などからなるソース及びドレイ ン電極(1068, 106D)が設けられ、コンタクト ホール (СТ) を介して各々ソース・ドレイン領域(1 018,1010) に接続されている。 更に図示は省い 20 たが、画素部ではITOからなる表示電極が形成されて ソース電極(106S)へ接続され、駆動回路部では層 間絶縁膜と導電膜により多層配線が形成されて所定の結 線が形成される。

[0007]

【発明が解決しようとする課題】図16と図17にnchTFT素子の特性が印加電圧時間に依存して劣化す る様子を示した。図16はバイアス印加時間に対する閾 値電圧Vthの初期値Vthoからのシフト量ΔVth [v] を示す特性図であり、図17はバイアス印加時間に対す 30 る相互コンダクタンスgmの初期値gmoからの劣化量 Agmの割合Agm/gmoを示す特性図である。な お、それぞれの図の破線で示すグラフ(B)は、ゲート 電圧Vg=0 [v]、ドレイン電圧Vd=20 [v]の 場合の ΔV th値あるいは Δg m/g mo値であり、一点 鎖線で示すグラフ (C)は、同じくVg=Vd=20 [v]の場合の△Vth値あるいは△gm/gmo値であ る。 図16において、グラフ (B) に着目すると、 TF TがOFFで、かつ、ドレイン電圧が印加された状態で は6 [v] 以上の閾値の変化があるのに対し、グラフ (C)を見ると、TFTがONでソース・ドレイン間が 導通の場合は、時間がたつにつれて2~4 [V]と比較 的小さい。また、図17より、グラフ(B)に着目する と、TFTがOFFで、かつ、ドレイン電圧が印加され た状態では、gmの劣化量は60%程度以上であるのに 対し、グラフ(C)を見ると、時間がたつにつれて1~ 数%と小さい。これより、OFF中にバイアス電圧が印 加されると、チャンネル内に強電界が形成され、アバラ ンシェ増幅などによるホットキャリアを生じ、特性の劣 化につながることが推測される。

【0008】TFTの耐圧を向上する手段として、ソース・チャンネル間、及び、ドレイン・チャンネル間に、

ソース及びドレンン領域よりも不純物濃度の低い領域 (LD)を介在させた低濃度ドレイン (LDD; Lightly Doped Drain) 構造、あるいは、チャンネル長を大き

くした構造などがある。しかし、このような高耐圧の構造は一般に、相互コンダクタンスgmの低下、素子形成面積の増大などをもたらすため、駆動能力とLCDモジュールの小型化を維持しながら、信頼性を高めることは困難であった。特に、ドレイン側のシフトレジスタの速度を低下させると直接に表示品位の劣化につながり、また駆動回路部の大型化は、LCDモジュールの小型化を妨げるのみならず、高価な石英基板の使用比率が高まり、コストの増大をもたらしていた。

[0009]

【課題を解決するための手段】本発明はこの課題を解決するために成され、第1に、基板上に互いに交差して配置されたゲートライン群とドレインライン群、これらの各交差部に形成されたスイッチ素子群、及び、前記ゲートライン及びドレインラインへ信号電圧を印加する駆動回路部を有する液晶表示装置において、前記スイッチ素子群及び前記駆動回路部は、複数の多結晶シリコン薄膜トランジスタにより構成され、このうちOFF中にバイアス電圧が印加される期間が印加されない期間よりも長い前記多結晶シリコン薄膜トランジスタは、OFF中にバイアス電圧が印加される期間が印加されない期間よりも短い前記多結晶シリコン薄膜トランジスタよりも高耐圧の構造に形成されている構成とした。

【0010】第2に、第1の構成において、前記駆動回路部はシフトレジスタ部を含み、前記シフトレジスタの各段は、第1のクロックドインバータ、及び、第2のクロックドインバータとインバータからなるラッチ回路により構成され、前記第1及び第2のクロックドインバータは、Lレベル出力側の前記多結晶シリコン薄膜トランジスタが、クロックにより前記しレベル出力を制御する前記多結晶シリコン薄膜トランジスタよりも高耐圧の構造に形成されている構成とした。

【0011】第3に、第2の構成において、前記高耐圧 の構造は、高濃度にドーピングされたソース領域及びド レイン領域の相対向する側に接する少なくともいずれか 一方において、ノンドープのチャンネル領域との間に低 濃度にドーピングされたLD領域が介在されている構成 とした。第4に、第3の構成において、前記LD領域 は、前記ドレイン領域と前記チャンネル領域の間に介在 され、かつ、前記第1及び第2のクロックドインバータ の出力端は、前記ドレイン領域に接続されている構成とした。

【0012】第5に、第2の構成において、前記駆動回 路部は前記シフトレジスタの隣接する各段の出力の論理 50 積をとるためのNAND回路部を含み、前記NAND回 路のレレベル出力側の前記多結晶シリコン薄膜トランジ スタは、前記NAND回路のGROUND入力側の前記 多結晶シリコン薄膜トランジスタよりも高耐圧の構造に 形成されている構成とした。

【0013】第6に、第5の構成において、前記高耐圧 の構造は、高濃度にドーピングされたソース領域及びド レイン領域の相対向する側に接する少なくともいずれか 一方において、ノンドープのチャンネル領域との間に低 濃度にドーピングされたLD領域が介在されている構成 とした。第7に、第6の構成において、前記LD領域 は、前記ドレイン領域と前記チャンネル領域の間に介在 され、かつ、前記NAND回路の出力端は前記ドレイン 領域に接続されている構成とした。

[0014]

【作用】前記第1の構成で、多結晶シリコン薄膜トラン **ジスタのうち、印加される信号電圧の波形によって負荷**一 がかかり、劣化が激しくなるトランジスタのみを高耐圧 の構造とすることにより、駆動能力の低下や、トランジ スタの形成面積の増大を少なく抑えながら、同時に、素 れる。

【0015】前記第2の構成で、シフトレジスタを構成 する多結晶シリコン薄膜トランジスタのうち、印加され る信号電圧の波形によって負荷が大きく劣化しやすくな るクロックドインバータのLレベル出力側のトランジス 夕のみを比較的高耐圧の構造に形成することにより、駆 動能力の低下やトランジスタの形成面積の増大を少なく 抑えながら、同時に、信頼性が向上される。

【0016】前記第3の構成で、高耐圧の多結晶シリコ ソース及びドレイン領域の少なくとも一方と、ノンドー プのチャンネル領域との間に低濃度にドーピングされた LD領域を介在させた構造とすることにより、チャンネ ル中の電界が緩和されて耐圧が高まり、信頼性が向上す る。

【0017】前記第4の構成で、Hレベル期間の長いク ロックドインバータの出力端に接続するLレベル側の多 結晶シリコン薄膜トランジスタのドレインに、LD領域 を形成することにより、ドレイン領域近傍の強電界が緩 和され、駆動能力の低下やトランジスタの形成面積の増 40 ックドインバータ(1)へ入力され、その出力(*Q 大を最小限に抑えながら、同時に、信頼性が向上され る。

【0018】前記第5の構成で、NAND回路を構成す る多結晶シリコン薄膜トランジスタのうち、印加される 信号電圧の波形によって負荷が大きく劣化しやすくなる レレベル出力側のトランジスタのみを比較的高耐圧の構 造に形成することにより、駆動能力の低下やトランジス タの形成面積の増大を少なく抑えながら、同時に、信頼 性が向上される。

【0019】前記第6の構成で、高耐圧の多結晶シリコ 50 T(11,21,31)はクロックドインバータ及びイ

ン薄膜トランジスタとして、高濃度にドーピングされた ソース及びドレイン領域の少なくとも一方と、ノンドー プのチャンネル領域との間に低濃度にドーピングされた LD領域を介在させた構造とすることにより、チャンネ ル中の電界が緩和されて耐圧が高まり、信頼性が向上す

【0020】前記第7の構成で、Hレベル期間の長いN AND回路出力端に接続するLレベル側の多結晶シリコ ン薄膜トランジスタのドレインにLD領域を形成するこ 10 とにより、ドレイン領域近傍の強電界が緩和され、駆動 能力の低下やトランジスタの形成面積の増大を最小限に 抑えながら、同時に、信頼性が向上される。

[0021]

【実施例】続いて、本発明を実施例に基づいて詳細に説 明する。まず図1に、ゲートドライバーの構成を示す。 シフトレジスタの各段は、第1のクロックドインバータ (1)、及び、入力端が第1のクロックドインバータ (1)の出力端に接続されたインバータ(2)と、イン バータ(2)の入出力端にそれぞれ出入力端が接続され 子特性の劣化による動作不良が防がれて信頼性が向上さ 20 た第2のクロックドインバータ(3)からなるラッチ回 路(4)により構成されている。各段の出力(・・・Q n-1, Qn, Qn+1・・・) は、NAND回路(5)とイ ンバータ(6)により論理積が取られ、画素部のゲート ライン(G)へ印加される。同一段の第1及び第2のク ロックドインバータ(1,3)は、相反転クロック信号 が入力され、かつ、各段のクロックドインバータ(3) と次段のクロックドインバータ(1)は同じクロック信 号が印加される。

【0022】図2はドレインドライバーの構成であり、 ン薄膜トランジスタとして、高濃度にドーピングされた 30 ゲート側と同様、シフトレジスタの各段は、第1のクロ ックドインバータ(1)、及び、インバータ(2)と第 2のクロックドインバータ(3)からなるラッチ回路 (4)により構成されている。各段の出力はサンプル・ ホールド回路(SH)を介して画素部のドレインライン (D)へ印加される。

【0023】図3は、図1及び図2に示したシフトレジ スタの第 n 段の等価回路図である。第 n - 1 段からの入 力 (Qn-1) は、n-chTFT (11, 12) 及びp -chTFT(13, 14)より構成された第1のクロ n) は、n-chTFT (21) 及びp-chTFT (22)より構成されたインバータ(2)へ接続される とともに、n-chTFT(31,32)及びp-ch TFT (33, 34) より構成されたクロックドインバ ータ(3)の出力側へ接続されている。インバータ (2)の出力は第n段の出力(Qn)となるとともに、 クロックドインバータ(3)の入力側へ接続されてい る。

【0024】各々の論理ゲートにおいて、nーchTF

ンバータ(1, 2, 3)のLレベルを出力し、p-ch TFT (13, 22, 33) はHレベルを出力する。ま た、n-chTFT(12, 32)はそれぞれクロック 信号(CLK)及び反転クロック信号(*CLK)によ りクロックドインバータ(1,3)のLレベルの出力を 制御し、p-chTFT (14, 34) はそれぞれ反転 クロック信号(*CLK)及びクロック信号(CLK) によりクロックドインバータ(1,3)のHレベルの出 力を制御する。

【0025】図4は、図1から図3に示したシフトレジ 10 スタの第n段の入出力波形である。以下、図4を参照し ながら各構成素子の振る舞いを考察する。期間 (A) に おいて、前段からの入力 (Qn-1) はLレベルであり、 この時、p-chTFT(13)はONであり、更にこ の期間の半分に当たる反転クロック信号(*CLK)の **L期間中にp-chT-F-T-(-1-4-)-がONするため**-第一-1のクロックドインバータ(1)の出力(* Qn)は常 時Hレベルに保たれる。この間、n-chTFT(1 1)はOFFであり、また、この期間の半分はクロック 信号(CLK)がHレベルになるため、X点での電圧 (Vx)は常時レレベルにある。即ち、n-chTFT (11)は、OFF中にバイアス電圧(|*Qn-Vx |>0)が印加された状態で、負荷がかかっている。

【0026】また、第1のクロックドインバータ(1) からのHレベルの入力 (*Qn) により、n-chTF T(21)はONされ、出力(Qn)はLレベルとなっ ている。このLレベル入力によりp-chTFT(3 3)がONされ、更に、この期間の半分に当たるクロッ ク信号(CLK)のL期間中にp-chTFT(34) がONするため、第2のクロックドインバータ(3)の 30 は期間(A, E)の電圧印加状態にあるものとみなせ 出力(*Qn)はHレベルに保たれる。この間、n-c hTFT (31) はOFFであるため、反転クロック信 号(*CLK)とは無関係に、Y点での電圧(Vy)は Lレベルにある。即ち、n-chTFT(31)は、O FF中にバイアス電圧(|*Qn-Vy|>0)が印加 された状態で、負荷がかかっている。

【0027】続く期間(B)では、前段からの入力(Q n-1) はHレベルとなって、n-chTFT(11)が ONとなりp-chTFT(13)がOFFとなるが、 クロック信号及び反転クロック信号(CLK,*CL K) によりn-chTFT (12) 及びp-chTFT (14)がOFFであるため、出力(*Qn)はHレベ ルのままである。X点では、n-chTFT(11)が ONであるため、電圧(Vx)は出力(*Qn)と同じ Hレベルとなる。この時、n-chTFT(12)はO FF中にバイアス電圧(|Vx|)が印加された状態に あり、負荷がかかっている。

【0028】続く期間(C)では、クロック信号及び反 転クロック信号(CLK、*CLK)によりn-chT FT (12) 及びp-chTFT (14) がONされる 50 れている。即ち、図1におけるクロックドインバータ

ため、出力(*Qn)はLレベルとなる。そして、nchTFT(21)がOFFされ、p-chTFT(2 2) がONとなり、出力 (Qn) はHレベルとなる。こ の時、n-chTFT(21)はOFF中にバイアス電 圧(|Qn|)が印加された状態で負荷がかかってい る。この時、クロック信号及び反転クロック信号(CL K, *CLK) によりクロックドインバータ (3) はO FFされている。

8

【0029】次の期間(D)では、前段からの入力(Q n-1)はLレベルになって、n-chTFT(11)が OFFとなりp-chTFT(13)がONとなるが、 クロック信号及び反転クロック信号(CLK,*CL K)によりn-chTFT(12)及びp-chTFT (14) がOFFであるため、出力(*Qn)はLレベ ルのままである。

【-0-0-3-0-】-そして期間-(-E-)-では、-クロック信号及び 反転クロック信号 (CLK, *CLK) によりn-ch TFT (12)及びp-chTFT (14)がONとな るため、出力(*Qn)はHレベルとなり、これ以降、

20 期間(A)と同じ状態になる。以上の考察をまとめる と、全動作期間の大部分を占める期間(A,E)では、 n-chTFT(11,31)がOFF中にバイアス電 圧が印加された状態にあり(n-chTFT(31)に ついては期間(B)も)、大きな負荷がかかっていて劣 化しやすくなっている。一方、n-chTFT(12) は期間(B)のみ、また、n-chTFT(21)は期 間(C,D)のみOFF中にバイアス電圧が印加された 状態になっている。これらの期間(B,C,D)は、全 動作期間の数百分の一を占めるにすぎず、通常、各素子 る。

【0031】また、p-chTFT (22) は期間 (A, B, E)、p-chTFT(13)は期間 (C)、p-chTFT(33)は期間(C, D)、p -chTFT(14)は期間(D)においてOFF中に バイアス電圧が印加された状態になっているが、これら p-ch素子は周知の如くホールによる導電のためnch素子と比べると、一般に劣化は小さい。

【0032】これから、n-chTFT(11, 31) 40 にかかる負荷が断然大きく、他の素子に比べて劣化しや すい状態にあることがわかる。このため、これらのTF T(11,31)のみにLDD構造を採用することによ り、シフトレジスタ部全体の耐圧を効率的に高めなが ら、駆動能力の低下、及び、素子形成面積の拡大を最小 限に抑えることができる。

【0033】図5は図1に示されたNAND回路(5) の等価回路図である。n-chTFT(51,52)と p-chTFT(53,54)により構成され、それぞ れの入力端にはシフトレジスタの隣接する出力が接続さ

(1)の入力 (Qn-1) がn-chTFT (51) 及び p-chTFT(53)にゲート入力されるとともに、 インバータ (2) の出力 (Qn) がn-chTFT (5 2) 及びp-chTFT (54) にゲート入力されてい る。

【0034】図6に、NAND回路(5)の入出力波形 を示す。入力(Qn-1)と入力(Qn)は、クロック信号 (CLK)の1/2周期期間互いにずれており、出力 (*Vn) は入力 (Qn-1, Qn) がいずれもHレベルの 期間 (H) のみLレベルとなっている。また、図6のZ 10 で示した地点の電圧(Vz)は、入力(Qn-1)がHレ ベルで入力 (Qn) がLレベルの期間 (G) のみHレベ ルとなっている。これより、n-chTFT(51) は、全動作期間の大部分に当たる期間(F、I、J)中 OFF時にバイアス電圧(|*Vn-Vz|>0)が印 加された状態にあり、負荷が大きく、劣化しやすい状態 にある。また、n-chTFT(52)は、期間(G) 中のみバイアス電圧(|*Vn-Vz|>0)が印加さ れた状態にあることがわかる。また、p-chTFT (53,54)が、期間(H)を除いてHレベルにある 20 ライバー、及び、図2に示すシフトレジスタ部(1, ことから大部分の期間でバイアス電圧が無印加の状態に ある(期間(F,H,I,J))。このため、負荷が大 きく劣化しやすいn-chTFT(51)のみにLDD 構造を採用することにより、NAND回路部全体の耐圧 を効率的に高めながら、駆動能力の低下、及び、素子形 成面積の拡大を最小限に抑えることができる。

【0035】なお、図示は省いたが、図1におけるイン バータ(6)もまた、n-chTFTとp-chTFT から構成されるが、図3で示したインバータ(2)の場 合と同様、全駆動期間のわずか数百分の1にあたる期間 (H)を除く大部分の期間において、入力(* Vn)は Hレベルにあり、出力(Vn)はLレベルにある。即 ち、n-chTFTはONであり、劣化しにくい状態に ある。一方のp-chTFTは周知の如く劣化は小さ 11

【0036】図7と図8にTFT素子の特性が印加電圧 時間に依存して変化する様子を示した。図7はバイアス 印加時間に対する閾値電圧Vthの初期値Vthoからのシ フト量 Δ Vth [v]を示した特性図であり、図8は同じ く相互コンダクタンスgmの初期値gmoからの劣化量 Δ gmの割合 Δ gm/gmoを示した特性図である。そ れぞれ図の実線で示したグラフ(A)がLDD構造を採 用した素子について、ゲート電圧Vg=0 [v]、ドレ イン電圧Vd=20[v]の場合のシフト量 ΔVth ある いは変化量Agm/gmoである。また、破線で示すグ ラフ(B)は、比較例として、LDD構造を採用しない 素子についての同様の各量であり、各々、図16及び図 17のグラフ (B) と同じ値である。 図7より、 閾値電 圧のシフト量は、LDD構造を採用することによりO. 4 [v]以下にまで小さくなっており、同様に図8よ

り、gmの劣化量は5%程度にまで小さくなっている。 即ち、LDD構造の素子は、OFF中にバイアス電圧が 印加されて負荷がかかった状態において、LDDを採ら ない素子と比べて特性の変化量が大幅に低減されること がわかる。

10

【0037】従って、前述の図3、図4を用いた考察、 及び、図5、図6を用いた考察より、通常のLCDの駆 動において、n-chTFT(11,31,51)にか かる負荷が大きく、劣化しやすい状態にあることが判明 したため、これらTFT(11,31,51)のみに、 耐圧を重視してLDD構造を採用することにより、効率 的に駆動回路部全体の耐圧を高め信頼性を向上すること ができる。また、図3から、各々シフトレジスタの各段 を構成する10個のTFTのうちLDD構造を採用する のはn-chTFT(11,31)の2個であり、図5 から、N-A-ND回路 (-5-)-を構成する4つのTFTのう-ちLDD構造を採用するのはn-chTFT(51)の 1個のみである。このため、図1に示すシフトレジスタ 部(1,4)とAND回路(5,6)からなるゲートド 4)とサンプル・ホールド部からなるドレインドライバ ーにおいて、n-chTFT(11,31,51)をL DD構造としても、駆動能力の低下や素子形成面積の増 大が僅かですむ。

【0038】このようなLDD構造のn-chTFTの 構造を図9に示す。石英ガラスなどの基板(100)上 には、p-Si(101)の島層が形成されており、両 端部はn型の不純物が高濃度にドーピングされたソース 領域(101S)及びドレイン領域(101D)となっ ている。そして、ドレイン領域(101D)とノンドー プのチャンネル領域(101N)の間には、低濃度にド ーピングされたLD領域(101L)が形成されてい る。これらの上には、全面にゲート絶縁膜(102)が 被覆され、ゲート絶縁膜(102)上の、チャンネル層 (101N)に対応する部分には、n型にドーピングさ れたp-Siからなるゲート電極(103)が形成さ れ、これと同じパターンでゲート電極(103)上には 注入ストッパー(104)である絶縁膜が形成されてい る。これらの上には、層間絶縁膜(105)が被覆さ 40 れ、ソース及びドレイン電極(1068, 106D)と その配線が形成され、層間絶縁膜(105)に開口され たコンタクトホール (CT)を介して各々ソース及びド レイン領域(1018, 101D)に接続されている。 【0039】ここで、図3に示したn-chTFT(1 1,31)では、そのドレイン電極(106D)が各々 出力(*Qn)に接続され、図5に示したn-chTF T(51)では、そのドレイン電極(106D)が出力 (* Vn) に接続される。出力 (* Qn) は、図4で説明 したように、大部分の期間(A,E)においてHレベル 50 にあり、この時X点の電圧 (Vx) はLレベルであり、

また、ゲート入力 (Qn-1) はLレベルにある。このた め、n-chTFT(11)はOFF中にドレイン・ソ ース間にバイアス電圧が印加された状態であるが、特 に、ドレイン領域(101D)側が高電圧で、強電界が 発生する。同様に、n-chTFT(31)では、期間 -(A,-B,-E) において、OFF中にドレイン・ソース- 間にバイアス電圧が印加された状態でドレイン領域(1 010) 側に強電界が発生する。また、図6で説明した ように、大部分の期間 (F, Ι, Ϳ) において、(*V n)はHレベルであり、この時Z点の電圧(Vz)はL レベル、また、ゲート入力 (Qn-1) はLレベルにあ る。このため、n-chTFT(51)は、OFF中に ドレイン・ソース間にバイアス電圧が印加された状態に あり、特に、ドレイン領域(101D)側が高電圧で強 電界が生じる。

【0.0.4.0.】このため、図9のごとくドレイン側にLD--領域(101L)を形成してドレイン領域(101D) 近傍の強電界を緩和することにより、劣化を防いでい る。なお、LD領域(101L)は、ドレイン側には必 要不可欠であるが、ソース側には、相互コンダクタンス 20 の低下及び素子形成面積の増大を最低限に抑えるため、 SD(シングルドレイン)としている。

【0041】また、この構造のTFTは、OFF時のリ 一ク電流抑制に優れ、保持特性を向上することができる ので、画素部のスイッチング素子にも採用する。以下、 図10から図13を用いて製造方法を説明する。まず、 高耐熱性の石英ガラスからなる透明基板(100)上 に、640℃、0.3Torr程度の条件下でSiH4 またはSi2H6を材料ガスとした減圧CVDにより、厚 さ約600Åのp-Si(101)を成膜する。このp 30 -Si(101)を島状にエッチングした後、全面にH TO(High Tempereture Oxide)膜、即ち、880℃、 O. 8Torr程度の高温低圧条件で、材料ガスとして SiH2C12(ジクロロシラン)とN2Oの混合ガスを 用いた減圧CVDにより厚さ約1000ÅのSiO2を 被覆し、ゲート絶縁膜(102)としている。尚、p-Siはa-Siの熱処理により多結晶化したものでもよ く、また、ゲート絶縁膜(102)はp-Siを熱酸化 したものを用いてもよい。(以上、図10参照) 続いて、ゲート配線となるp-Siを前述のp-Si (101)と同様に減圧CVDにより3000Å程度の 厚さに成膜し、減圧CVDによりPOC 13を拡散源と してこのゲートp-Siをn型にドーピングして低抵抗 化する。ドーピングは、膜成長時にPC 13などのドー パントガスを混入してもよい。続いて、400℃程度の 常圧CVDでSiO2を2500~3000Åの厚さに 積層し、これをHF(フッ酸)またはBHF(バッファ ドフッ酸)を主成分とした混合液をエッチャントとして

ゲートパターンにエッチングすることにより注入ストッ

F3系ガスを用いたドライ式でエッチングを行ってもよ い。同じマスクを用い、SF6とC12を主成分とした混 合ガスを用いたプラズマエッチにより、ゲートpーSi のエッチングを行うことにより、ゲート電極(10 3)、及び、その接続ラインが形成される。(以上、図

次に、p-chとなるTFT領域にマスキング レジス

12

トを施した後、n-chとなるp-Si(101)に対 して、ゲート電極 (103) をマスクとして、n型不純 10 物である燐 (P) をドーズ量10 ↑13/cmでイオン注 入し、ソース・ドレイン領域に低濃度のn-p-Si領 域を形成する。(以上、図12参照) 更に、ゲート電極(103)より大きなパターンのレジ スト(R)で、図3及び図5に示される劣化しやすいn -chTFT(11,31,51)においてゲート電極 --- (1-0-3-) 領域及び L-D領域-(-1-0-1-L-)-をマスキング した後、再び燐 (P) をドーズ量 1 0 ↑ 15/c mでイオ ン注入し高濃度のn+p-Si領域を形成する。これに より、高濃度のソース及びドレイン領域(101S、1 O1D)、ノンドープのチャンネル層(101N)、及 び、ノンドープのチャンネル層(101N)とn+p-Siのドレイン領域(101D)との間にn-p-Si のLD領域(101L)が介在され、LDD構造が完成 される。ここでレジスト (R) は、マスクずれなどを考 慮して、LD領域(101L)が消滅せず、かつ、駆動 能力の低下及び素子形成面積の増大を最小限に抑えるた め、LD幅を1~1. 5μmに設計している。即ち、露 光精度の限界のため、最大0.5 µm程度のレジストの 位置ずれがあった場合でも、LD領域(101L)の消 滅が避けられる。この時、レジスト(R)がソース側に ずれて、ソース側にLD領域が形成されても差し支えは ない。(以上、図13参照) 全てのレジストを剥離後、p-ch領域以外にマスキン

グレジストを施して、p型不純物であるボロン(B)の イオン注入を行い、p-chTFTのソース・ドレイン 領域をp+型にドープする。この際、注入ストッパー (104)は、ゲートセルフアライン構造におけるマス クとなるとともにn+型ゲート電極(103)へのBイ オンの注入を防ぐ。(不図示)

40 レジストの剥離及び活性化アニールを行った後、層間絶 縁膜(105)として全面にSiO2のCVD膜を形成 し、エッチングで所定のコンタクトホール(CT)を形 成した後、A1の成膜とエッチング、及び、層間絶縁膜 の成膜を所定回数、更には、ITOの成膜とエッチング を行い、ソース・ドレイン電極(106S,106D) とその接続ライン、液晶駆動用の表示電極、及び、TF Tの結線を形成し、画素部のマトリクスパターンと駆動 回路部が完成される。

【0042】図13で説明したように、LDD構造は、 パー(104)を形成する。また、エッチャントにCH 50 ゲート電極(103)上に、レジスト(R)を選択的に 被覆することにより形成されるので、TFT素子のうち、LDD構造を採用する素子と、LDD構造を採用しない素子を自由に決定することができる。このため、本発明では、図7、図8及び図16、図17から、バイアス電圧の印加時間と素子特性の劣化の関係と、LDD素子の高耐圧性に着目し、かつ、図4及び図6の波形図から、図3及び図5に示したTFT素子のうち、負荷が大きく劣化しやすいn-chTFT(11,31,51)のみに図9の如きLDD構造を採用し、他の素子は、図15の如きSD構造とした構成としている。これにより、相互コンダクタンスを低下させ、素子形成面積を増大させるLDD構造の採用が最小限に止められるため、駆動能力の低下やLCDモジュールの大型化を避けながら、効率的に耐圧が高められ、信頼性が向上される。【0043】本発明は、以上で説明した実施例に限定さ

【0043】本発明は、以上で説明した実施例に限定されることはなく、入出力波形の査定によって、比較的劣ー化しやすい素子と、比較的劣化しにくい素子を選別し、劣化しやすい素子を、劣化しにくい素子よりも耐圧の高い構造とするものである。一般的に高耐圧の構造は駆動能力が落ちるとともに、素子形成面積を増大させるため 20 モジュールの小型化を妨げる傾向にあるが、本発明は、特に劣化しやすい素子のみを高耐圧の構造とすることにより、駆動回路全体の耐圧を十分に高めながら、駆動能力の低下や素子形成面積の増大を最小限に抑えたものである。

[0044]

【発明の効果】以上の説明から明らかな如く、本発明は、p-SiTFTを用いた駆動回路内蔵型LCDにおいて、基板上に一体的に形成されたTFTのうち、負荷の大きい素子のみにLDD構造を採用したものである。これにより、素子特性の劣化が抑えられて、信頼性が向上するとともに、LDD構造は負荷の大きい素子にのみ選択的に採用するため、駆動能力の低下や素子形成面積の増大が最小限に抑えられ、良好な表示やLCDモジュールの小型化を妨げることがなくなる。

【図面の簡単な説明】

【図1】液晶表示装置に内蔵されたゲートドライバーの 等価回路図である。

【図2】液晶表示装置に内蔵されたドレインドライバー の等価回路図である。

【図3】液晶表示装置に内蔵されたシフトレジスタの等価回路図である。

【図4】液晶表示装置に内蔵されたシフトレジスタの入出力波形図である。

【図5】液晶表示装置に内蔵されたNAND回路の等価回路図である。

14

【図6】液晶表示装置に内蔵されたNAND回路の入出力波形図である。

【図7】LDD構造を採用したTFTのバイアス印加時間一関値電圧シフト量の特性図である。

【図8】LDD構造を採用したTFTのバイアス印加時間一相互コンダクタンス変化量の特性図である。

【図9】LDD構造のTFTの断面図である。

10 【図10】LDD構造のTFTの製造工程断面図であ

【図11】LDD構造のTFTの製造工程断面図である。

【図12】LDD構造のTFTの製造工程断面図である。

-【図13-】-L-D D 構造のTFTの製造工程断面図である。

【図14】液晶表示装置の構成図である。

【図15】TFTの断面図である。

【図16】TFTのバイアス印加時間-閾値電圧シフト 量の特性図である。

【図17】TFTのバイアス印加時間-相互コンダクタンス変化量の特性図である。


【符号の説明】


- 1,3 クロックドインバータ
- 2,6 インバータ
- 4 ラッチ回路
- 5 NAND回路


11, 12, 21, 31, 32, 51, 52 n-ch 30 TFT


13, 14, 22, 33, 34, 53, 54 p-ch TFT


- 100 基板
- 101 p-Si
- 102 ゲート絶縁膜
- 103 ゲート電極
- 104 注入ストッパー
- 105 層間絶縁膜
- 106 ソース・ドレイン電極
- 40 CT コンタクトホール
 - G ゲートライン
 - D ドレインライン
 - GD ゲートドライバー
 - DD ドレインドライバー
















106S 105 104 106D CT 103 CT 101S 102 1000


【図14】



【図16】



【図17】



【手続補正書】

【提出日】平成7年8月8日-

【手続補正1】


【補正対象書類名】図面


【補正対象項目名】図2


【補正方法】変更


【補正内容】

【図2】













第 厶 两











8 M





手続補正書(カオ)

平成2年 8月29日

特許庁長官 植 松 敏 殿

1. 事件の表示

平成 2年特許願第113833号

2. 発明の名称

MOS型薄膜トランジスタ

3. 補正をする者

事件との関係 特許出願人

住 所 大阪市阿倍野区長池町22番22号

名 称 (504)シャープ株式会社

代表者 辻 晴雄

4. 代理人 〒530

住 所 大阪市北区西天満5丁目1-3クオーター・ワンビル

電話(06)365-0718 年至

氏名 弁理士(6524)野河信太郎

5. 補正命令の日付 平成 2年 7月31日(発送日)

6. 補正の対象

明細書の「発明の詳細な説明」の欄及び図面


7. 補正の内容


1. 明細書第12頁第15行の「(第4図(f'))」を<u>「(第</u>4図(h))」

と補正する。

2. 図面の第4図を別紙のごとく補正する。







第 4 图(403)

